资讯 下载 论坛 博客 Webinar 拆解 高校 EETV 百科 问答 电路图 Datasheet

Verilog技术社区_电路设计的高级语言,硬件开发必备

首页 > 技术专区 > Verilog

论坛新帖

  • 最新
  • 最热
  • verilog的综合器和仿真器
  • verilog 中always块中总线信号的问题
  • Verilog仿真与实际需求不一致,求大神帮看看问题出在na
  • verilog码代码最好用的软件【gvim】
  • 求助高手帮看看CPLD做SPI从的程序
  • 明德扬fpga公开课系列视频,长期更新&!
  • FPGA-全网公开课-第02期录播-算法的verilog实现-fir滤波器
  • 如何看懂别人的代码(上)
  • diamond软件编写Verilog程序报错
  • Quartus II 9.1下verilog的Error (10228)错误 求大神解惑
  • (电子书)Verilog HDL程序设计与实践(云创工作室)(Xilinx大学合作指定教材)
  • verilog语法学习心得(转载)
  • 《设计与验证:Verilog+HDL》--这本书让你强化你的代码风格,迈向准高手必读
  • Verilog HDL无符号数和有符号数运算(转)
  • 关于verilog中for循环语句的一些思考
  • 【语言实验】《Verilog HDL程序设计教程》程序例子附件
  • 设计与验证-Verilog HDL(分享)
  • 数字钟Verilog程序
  • 请教大神!verilog什么编辑软件最好用
  • USB2.0接口verilog源代

资料下载

  • 最新
  • 最热
  • Verilog 程序设计与实践(Xilinx)
  • 源码
  • 基于至简设计法实现的PWM调制verilog
  • Verilog的135个经典设计实例 【干货分享】
  • Verilog-A 将设计精度推向一个新的水平
  • verilog中不可被综合的语句汇总
  • Verilog 代码
  • verilog HDL 教程
  • FPGA Prototyping By Verilog Examples
  • Verilog 代码风格规范
  • 华为_大规模逻辑设计指导书
  • 从零开始走进FPGA世界
  • 从零开始走进FPGA世界
  • 从零开始走进FPGA世界
  • 【华清远见FPGA入门视频教程】第4讲:Verilog HDL中的组合逻辑设计方法(PDF)
  • 第3讲、VerilogHDL基础-1(视频)
  • xilinx-FPGA快速入门教程下载'
  • 五个ARM处理器核心verilog/VHDL源代码
  • ISE教程
  • 第4讲:Verilog HDL中的组合逻辑设计方法(视频)

视频

  • 夏宇闻verilog系列视频
  • 华清远见FPGA培训视频教程
  • Verilog基础教程
  • 红色飓风FPGA普及行动
  • 夏宇闻verilog系列视频
  • 红色飓风FPGA普及行动
  • 华清远见FPGA培训视频教程
  • Verilog基础教程

Verilog基础

VHDL语言教程

  • EDA技术与FPGA设计应用
  • 撩开IC设计的神秘面纱
  • 五个ARM处理器核心verilog/VHDL源代码
  • 谈VHDL/Verilog的可综合性以及对初学者的一些建议
  • verilog语法学习心得
  • Verilog的打印系统函数
  • verilog的可综合设计
  • 关于verilog中for循环语句的一些思考
  • 设计与验证-Verilog HDL
  • SystemVerilog语言简介
  • Verilog代码书写规范

VHDL下载

  • verilog 和vhdl转换软件
  • VHDL转为VERILOG的工具
  • DES加密算法的VHDL和VERILOG源程序
  • 华为Verilog经典教程
  • VGA verilog
  • Verilog-XL Reference
  • Verilog HDL中的组合逻辑设计
  • verilog文件读写教程
  • 数字钟Verilog程序

问答

验证码:

EEPW网友 说:
20楼

2017-04-11 14:44 来自EEPW
引用

有谁会用bitstream生成verilog代码?急 急 急

kly2014 说:
19楼

2015-03-02 13:46 来自EEPW
引用

d

soothmusic 说:
18楼

2014-07-20 06:11 来自EEPW
引用

回答17# wyf86:Verilog HDL是硬件描述语言的一种,用于数字电子系统设计&。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合&。它是目前应用最广泛的一种硬件描述语言之一&。

wyf86 说:
17楼

2014-07-19 22:29 来自EEPW
引用

什么是Verilog HDL?

EEPW521 说:
16楼

2014-06-18 22:13 来自EEPW
引用

回答15# eepwlover:task和function说明语句分别用来定义任务和函数&。利用任务和函数可以把一个很大的程序?榉纸獬尚矶嘟闲〉娜挝窈秃阌诶斫夂偷魇&。输入、输出和总线信号的值可以传入或传出任务和函数&。

技术专区

免责声明: 本站资料及图片来源互联网文章,本网不承担任何由内容信息所引起的争议和法律责任。所有作品版权归原创作者所有,与本站立场无关,如用户分享不慎侵犯了您的权益,请联系我们告知,我们将做删除处理!